電子工程實訓(xùn)：數(shù)字集成電路【大學(xué)組】

電子計算機工程/電子工程

項目背景

超大規(guī)模集成電路（VLSI）是一種將大量晶體管組合到單一芯片的集成電路。從1970年代開始，隨著復(fù)雜的半導(dǎo)體以及通信技術(shù)的發(fā)展，集成電路的研究、發(fā)展也逐步展開。計算機里的控制核心微處理器就是超大規(guī)模集成電路的最典型實例。VLSI設(shè)計，尤其是數(shù)字集成電路，通常采用電子設(shè)計自動化的方式進行，已經(jīng)成為計算機工程的重要分支之一。截至2016年，數(shù)十億級別的晶體管處理器已經(jīng)普遍。隨著半導(dǎo)體制造工藝從10納米水平躍升到下一步7納米，會遇到諸如量子穿隧效應(yīng)之類的挑戰(zhàn)。項目將帶領(lǐng)學(xué)生探討VLSI設(shè)計中的功耗、散熱、工藝偏差、設(shè)計布局等諸多課題。

項目介紹

項目內(nèi)容包括MOS晶體管與IV模型、變頻器VTC與MOS RC模型、延時與功率、CMOS尺寸、CMOS與傳輸管邏輯、邏輯努力理論等。學(xué)生將通過項目掌握數(shù)字邏輯門分析與設(shè)計，在項目結(jié)束時提交項目報告，進行成果展示。

個性化研究課題參考：

相控陣收發(fā)組件的射頻/微波集成電路設(shè)計

高隔離度低損耗的CMOS工藝開關(guān)設(shè)計

深亞微米CMOS工藝下模擬集成電路的數(shù)字增強技術(shù)研究

數(shù)字超大規(guī)模集成電路設(shè)計

適合人群

大學(xué)生

電子工程、電子計算機工程、自動化等專業(yè)或者希望修讀相關(guān)專業(yè)的學(xué)生；學(xué)生需要具備傳感器、數(shù)字邏輯等電子工程相關(guān)基礎(chǔ)

導(dǎo)師介紹

加州大學(xué)洛杉磯分校終身正教授

Dejan導(dǎo)師現(xiàn)任加州大學(xué)洛杉磯分校（UCLA）電子計算機工程終身正教授，獲得美國自然科學(xué)基金（NSF）早期職業(yè)獎（Early Career Development Awards)、ISSCI杰出論文獎，擁有加州大學(xué)伯克利分校博士學(xué)位。Dejan導(dǎo)師的研究聚焦植入式神經(jīng)調(diào)節(jié)系統(tǒng)、領(lǐng)域特定計算、設(shè)計方法論，在國際知名期刊發(fā)表論文110余篇，h指數(shù)41，i10指數(shù)114，引用量高達6438。

任職學(xué)校

加州大學(xué)洛杉磯分校（UCLA）始建于1919年，是一所擁有百年歷史的世界著名公立研究型大學(xué)，培養(yǎng)了14名諾貝爾獎獲得者，是美國“新常春藤”名校之一。UCLA在2020年U.S.News美國公立大學(xué)排名首位、計算機科學(xué)排名第十三，在2018年泰晤士高等教育THE世界最具聲望大學(xué)排名第九。

項目大綱

MOS晶體管與IV模型：半導(dǎo)體技術(shù)和MOS管綜述 Introduction and MOS transistor IV model

逆變器VTC與MOS RC模型: 數(shù)字邏輯靜態(tài)、動態(tài)屬性 Inverter VTC and MOS RC model

延時與功耗、CMOS縮放比例：RC延時模型、功率元件 Delay and power, CMOS scaling

CMOS與傳輸管邏輯：靜態(tài)CMOS構(gòu)建數(shù)字邏輯，PTL CMOS and pass-transistor logic

邏輯努力理論：邏輯努力模型及其在邏輯門中的應(yīng)用 Logical effort theory

項目回顧與成果展示 Program Review and Presentation

論文輔導(dǎo) Project Deliverables Tutoring

時間安排與收獲

7周在線小組科研學(xué)習(xí)+5周論文輔導(dǎo)學(xué)習(xí) 共125課時

學(xué)術(shù)報告

優(yōu)秀學(xué)員獲主導(dǎo)師Reference Letter

EI/CPCI/Scopus/ProQuest/Crossref/EBSCO或同等級別索引國際會議全文投遞與發(fā)表（可用于申請）

結(jié)業(yè)證書

成績單